Solilock Ver.3

Solilock Ver.3は、分周器と位相比較器にPLL ICを使い、分周比などの設定用のマイコン（MSP430F1121A)を搭載しました。分周比などのデータはマイコン内蔵のフラッシュメモリに記憶しています。このフラッシュメモリのデータはパソコンから書き換え可能ですので、ユーザーが自由にPLLの設定を変更出来ます。
パソコンからのデータ書き換えツール「Solilock Configurator」も公開しています。

UTV-10Gへの組込例　7L1RLL　Rickの実験です。
Amateur Radio Activities by RLL(RLLのアマチュア無線活動)
のページ中
Installation of PLL in a 10GHz Transverter(10GHzトランスバータのPLL化,XMLfile)

信号の入力レベルについて

ＲＦ入力とＳＴＤ入力の感度は下のグラフのようになっています。



１０ＭＨｚ基準信号入力は約-20dBm、100MHz台のＲＦ信号入力は約-40dBmから動作します。
逆に、入力レベルの上限は、ICへの過大入力レベルを「電源電圧の範囲を超えるレベル」と考えると、約13dBmとなります。
使用にあたっては、基準信号の入力レベルが大きくなりすぎないように注意してください。

Solilock Ver.3の開発

↓UTV-24Gで実験中の様子







主な変更点

回路の説明

ＶＣＯ入力部（ＲＦ入力）


ＶＣＸＯ入力は回路に与える影響をするなくするためＦＥＴで受けていますが、影響がゼロではないので注意して下さい。
・直列に抵抗、小容量のコンデンサを挿入して信号を取り出す。
・同調回路の再調整。
などの検討が必要になる可能性があります。ＵＴＶ−２４Ｇに取り付けた場合は、逓倍回路の同調回路の再調整が必要でした。
ＦＥＴアンプの周波数特性から、入力感度は１００ＭＨｚ程度から徐々に悪くなります。１００ＭＨｚでは−１０ｄＢｍ（５０Ω時）で動作します。ＩＣのスペックでは１６５ＭＨｚまで制御可能です。


基準信号入力部

基準信号は１００ＭＨｚまでＯＫです。
信号源のインピーダンスが５０Ωのときは入力を５０Ωで終端してください。
信号レベルは−５ｄＢｍ（５０Ω時）以上にしてください。
なお、基板上に発振モジュールを乗せられるようにパターンを書いてあります。


位相比較器
ＰＬＬＩＣ内蔵の位相比較器は、位相比較周波数を最高５５ＭＨｚまで設定可能です。


ループフィルタ

位相誤差出力はループフィルタを通してＶＣＸＯの制御電圧になります。ＣＮ３の出力をＶＣＸＯのバリキャップに接続してください。ＶＣＸＯは制御電圧が上がると周波数が上がるようにしてください。
ループフィルタは以下の条件で設計したものを実装しています。
・ＶＣＸＯ感度：１００Ｈｚ／１Ｖ
・位相比較周波数：１００ＫＨｚ
・ループ帯域：約５０Ｈｚ
Ｒ７、Ｒ８、Ｒ３１、Ｃ１４、Ｃ２３がループフィルタの特性を決定しています。
２段目のオペアンプは位相比較周波数のスプリアスを抑制するものです。同時に約２倍のＤＣ増幅をしています。

ループフィルタの定数を検討するときは以下のＵＲＬでダウンロードできる「ＡＤＩｓｉｍＰＬＬ」を利用してみてください。
http://www.analog.com/


ＣＰＵ関連

ＴＩの超ローパワーＣＰＵ（ＭＳＰ４３０Ｆ１１２１Ａ）を使ってＰＬＬ　ＩＣのレジスタ設定（分周比などの設定）を行っています。
電源投入直後にレジスタの設定を行った後にクロックを停止して完全に動作をとめるのでＣＰＵが原因のノイズの発生はゼロです。
レジスタの設定値はＣＰＵ内蔵のフラッシュメモリに記憶してあります。フラッシュメモリの内容は、専用プログラム（ｓｌｃｏｎｆｉｇ．ｅｘｅ）を使ってシリアルＩ／Ｆから書き換え可能です。

ＪＰ１は分周比の切替用のジャンパです。後述の「使い方」を参照して下さい。
ＣＮ５はシリアルＩ／Ｆです。後述するプログラムを使って貴兄オリジナルのレジスタ設定にする場合は、０−３Ｖの信号をＲＳ２３２Ｃレベルに変換する回路（Ｓｉｐｅｘ３２３２などのＩＣ）を使ったレベルコンバーターを介してＰＣに接続してください。


ロック表示

Ｊ３の１−２ｐｉｎにＬＥＤを取り付けてください。１ｐｉｎがアノード、２ｐｉｎがカソードです。
ＰＬＬがロックしたときに点灯します。


ＵＴＶ−２４Ｇに取り付けた様子



周波数の設定
Ｓｏｌｉｌｏｃｋ３にはあらかじめ８パターンの周波数が設定されています。設定はＪＰ１−１〜ＪＰ１−３で切り替えます。

ver3.1の周波数設定

取説をダウンロードする

戻る